diff --git a/contents/sections/oszillator_pll.md b/contents/sections/oszillator_pll.md index 96eae9e..6e020ac 100644 --- a/contents/sections/oszillator_pll.md +++ b/contents/sections/oszillator_pll.md @@ -1,49 +1,47 @@ -Eine Phasenregelschleife (PLL) dient dazu, einen variablen, potenziell instabilen Oszillator (VCO – Voltage Controlled Oscillator) mithilfe eines stabilen Referenzoszillators zu synchronisieren. Dabei wird der Phasenvergleich zwischen beiden Signalen genutzt, um eine stabile Ausgangsfrequenz zu erzeugen. - -Grundaufbau und Elemente einer PLL +Eine Phasenregelschleife (PLL) kann beispielsweise einen variablen und potenziell instabilen VCO mit einem stabilen Referenzoszillator (G) synchronisieren. Dazu vergleicht sie die Phasen beider Signale und regelt den VCO so nach, dass eine stabile Ausgangsfrequenz entsteht. Im Amateurfunk werden PLLs vor allem zur stabilen und präzisen Frequenzaufbereitung in Sendern und Empfängern eingesetzt, etwa zur Kanalwahl, zur Erzeugung von Mischfrequenzen und zur Synchronisation von Oszillatoren. Eine PLL besteht im Wesentlichen aus folgenden Komponenten: -1. **Phasenvergleicher:** Vergleicht die Phasen der Signale vom VCO und vom Referenzoszillator. -2. **Tiefpassfilter:** Wandelt die vom Phasenvergleicher erzeugten Impulse in eine Gleichspannung um. -3. **Spannungsgesteuerter Oszillator (VCO):** Erzeugt das Ausgangssignal, dessen Frequenz durch die vom Tiefpassfilter ausgegebene Gleichspannung gesteuert wird. -Zusätzlich kann die PLL durch einen **Frequenzteiler** ergänzt werden, um die Frequenz des VCOs auf Vielfache der Referenzfrequenz zu synchronisieren. - -Funktionsprinzip - -1. **Phasenvergleich und Korrektur**: - -Der Phasenvergleicher misst die Phasendifferenz zwischen den Signalen des VCO und des Referenzoszillators. Bei einer Phasenabweichung gibt er Impulse aus, die dem Fehler entsprechen. Diese Impulse werden durch den Tiefpassfilter geglättet und in eine proportionale Gleichspannung umgewandelt. - -2. **Regelung des VCOs**: - -Die erzeugte Gleichspannung dient als Steuersignal für den VCO, das dessen Frequenz nachreguliert, sodass sich die Phasendifferenz schrittweise auf null reduziert. Ist dieser Zustand erreicht, sagt man, die PLL ist „eingelockt“ (locked). - -3. **Eingelockter Zustand**: - -Im stabilen Zustand der PLL sind die Frequenzen und Phasenlagen der beiden Signale identisch. Die Ausgangsfrequenz ist stabil und entspricht im Wesentlichen der Referenzfrequenz oder deren Vielfachen (je nach gewähltem Teilverhältnis des Frequenzteilers). - - -[picture:45:a_oszillator_pll_pll:Darstellung einer Phasenregelschleife (PLL)] - +* *Phasenvergleicher*: Vergleicht die Phasen der Signale vom VCO und vom Referenzoszillator. +* *Tiefpassfilter*: Wandelt die vom Phasenvergleicher erzeugten Impulse in eine Gleichspannung um. +* *VCO*: Erzeugt das Ausgangssignal, dessen Frequenz durch die vom Tiefpassfilter ausgegebene Gleichspannung gesteuert wird. [question:AD701] -[question:AD702] -Genauigkeit und Stabilität +Optional kann die PLL durch einen *Frequenzteiler* ergänzt werden, um die Frequenz des VCOs auf Vielfache der Referenzfrequenz zu synchronisieren. + + +[picture:45:a_oszillator_pll:Darstellung einer Phasenregelschleife (PLL)] + + +--- + +Der Phasenvergleicher misst die Phasendifferenz zwischen den Signalen des VCO ($f_\mathrm{out}$) und des Referenzoszillators ($f_\mathrm{ref}$). Bei einer Phasenabweichung gibt er Impulse aus, die dem Fehler entsprechen. Diese Impulse werden durch den Tiefpassfilter geglättet und in eine proportionale Gleichspannung umgewandelt. Die erzeugte Gleichspannung dient als Steuersignal für den VCO, das dessen Frequenz nachreguliert, sodass sich die Phasendifferenz schrittweise auf null reduziert. Ist dieser Zustand erreicht, sagt man, die PLL ist „eingerastet“ (locked) also in einem *stabilen Zustand*. Im stabilen Zustand der PLL sind die Frequenzen und Phasenlagen der beiden Signale identisch. Es gilt: + +$f_\mathrm{ref}=\frac{f_\mathrm{out}}{n}$ + +Die Ausgangsfrequenz ist stabil und entspricht im Wesentlichen der Referenzfrequenz oder deren Vielfachen (je nach gewähltem Teilverhältnis des Frequenzteilers). + +Das Funktionsprinzip wird an einem einfachen Beispiel an Abbildung [ref:a_oszillator_pll] deutlich: Der Referenzoszillator liefert am Punkt A eine Frequenz von $f_\mathrm{ref}=\qty{10}{\mega\hertz}$. Die Ausgangsfrequenz des VCO wird am Punkt C durch den Frequenzteiler mit dem Teilerverhältnis $n=100$ geteilt. Ist die PLL eingerastet, also im *stabilen Zustand*, sind die Frequenzen an den Punkten A und B gleich. Daraus ergibt sich für die Ausgangsfrequenz: + +$f_\mathrm{out}=n\cdot f_\mathrm{ref}=100\cdot\qty{10}{\mega\hertz}=\qty{1}{\giga\hertz}$ + +Der VCO erzeugt somit eine Frequenz von $\qty{1}{\giga\hertz}$, die durch den Frequenzteiler auf $\qty{10}{\mega\hertz}$ heruntergeteilt und mit der Referenzfrequenz verglichen wird. + + +Eine PLL kann analog, digital oder als Mischform aus beiden Techniken aufgebaut werden. In Funkgeräten werden häufig digitale Phasenvergleicher und Frequenzteiler mit einem analogen Schleifenfilter und VCO kombiniert. + + +[question:AD702] Die Genauigkeit und Stabilität der PLL-Ausgangsfrequenz hängt in erster Linie von der Qualität des Referenzoszillators ab, welcher üblicherweise ein Quarzoszillator ist. [question:AD705] -Frequenzteilung und Abstimmbarkeit - -Um eine PLL auf unterschiedliche Frequenzen einzustellen, kann ein Frequenzteiler innerhalb des Regelkreises eingesetzt werden. Dadurch wird es möglich, die Ausgangsfrequenz als ein ganzzahliges Vielfaches der Referenzfrequenz zu erzeugen. Das kleinste wählbare Frequenzintervall entspricht dabei der Frequenz des Referenzoszillators, da die Teilung nur in ganzzahligen Schritten erfolgen kann. +Um eine PLL auf unterschiedliche Frequenzen einzustellen, kann dies durch den Frequenzteiler erfolgen. Dadurch wird es möglich, die Ausgangsfrequenz als ein ganzzahliges Vielfaches der Referenzfrequenz zu erzeugen. Das kleinste wählbare Frequenzintervall entspricht dabei der Frequenz des Referenzoszillators, da die Teilung nur in ganzzahligen Schritten erfolgen kann. Bei einem FM-Funkgerät mit einem Kanalraster von $\qty{12,5}{\kilo\hertz}$ kann daher eine Vergleichsfrequenz von $\qty{12,5}{\kilo\hertz}$ verwendet werden. Wird das Teilerverhältnis $n$ um eins erhöht oder verringert, ändert sich die Ausgangsfrequenz entsprechend um $\qty{12,5}{\kilo\hertz}$. Auf diese Weise kann die PLL auf die einzelnen Funkkanäle eingestellt werden. [question:AD703] -Berechnung des Teilverhältnisses - Um bei gegebener Referenzfrequenz eine bestimmte Ausgangsfrequenz zu erreichen, wird der Teilfaktor so gewählt, dass an den Eingängen des Phasenvergleichers dieselbe Frequenz anliegt. Dadurch lässt sich das benötigte Teilverhältnis für die gewünschte Ausgangsfrequenz berechnen. -[question:AD704] +[question:AD704] \ No newline at end of file diff --git a/contents/solutions/AD703.md b/contents/solutions/AD703.md new file mode 100644 index 0000000..f8079a5 --- /dev/null +++ b/contents/solutions/AD703.md @@ -0,0 +1,21 @@ +Bei einer PLL-Frequenzsynthese wird die Ausgangsfrequenz des VCO im Rückkopplungszweig durch den Teiler *:n* heruntergeteilt und am Phasendetektor $\varphi$ mit der Referenzfrequenz an Punkt A verglichen. + +Der Regelkreis sorgt dafür, dass am Phasendetektor beide Eingangsfrequenzen gleich groß sind: + +$f_A = \frac{f_{VCO}}{n}$ + +bzw. + +$f_{VCO} = n \cdot f_A$ + +Der Teilerfaktor *n* wird über die Eingänge B und C eingestellt und ist immer eine *ganze Zahl*. Erhöht man *n* um genau 1, so springt die Ausgangsfrequenz um genau $f_A$ weiter: + +$\Delta f_{VCO} = (n+1) \cdot f_A - n \cdot f_A = f_A$ + +Der kleinstmögliche Frequenzschritt am Ausgang – also der *Kanalabstand* – entspricht damit direkt der Referenzfrequenz an Punkt A. + +Da ein Kanalabstand von $\qty{12,5}{\kilo\hertz}$ gefordert ist, muss die Frequenz an Punkt A ebenfalls + +$f_A = \qty{12,5}{\kilo\hertz}$ + +betragen. \ No newline at end of file diff --git a/contents/solutions/AD704.md b/contents/solutions/AD704.md new file mode 100644 index 0000000..b2c98d7 --- /dev/null +++ b/contents/solutions/AD704.md @@ -0,0 +1,17 @@ +Wie in der Schaltung gezeigt, gilt für die Ausgangsfrequenz des VCO im eingerasteten Zustand der PLL: + +$f_{VCO} = n \cdot f_A$ + +Umgestellt nach dem Teilerverhältnis *n* ergibt sich: + +$n = \frac{f_{VCO}}{f_A}$ + +Für die *untere Grenze* des gewünschten Ausgangsbereichs mit $f_{VCO} = \qty{12,000}{\mega\hertz}$ und $f_A = \qty{12,5}{\kilo\hertz}$ folgt: + +$n_{min} = \frac{\qty{12000000}{\hertz}}{\qty{12500}{\hertz}} = 960$ + +Für die *obere Grenze* mit $f_{VCO} = \qty{14,000}{\mega\hertz}$ folgt: + +$n_{max} = \frac{\qty{14000000}{\hertz}}{\qty{12500}{\hertz}} = 1120$ + +Das Teilerverhältnis *n* muss sich also im Bereich von *960* bis *1120* bewegen. \ No newline at end of file